设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog for Verification 3rd edition

1 ... 4 5 6 7 8 9 101112 / 12 页下一页

返回列表发新帖

楼主: fgg1991

[资料] SystemVerilog for Verification 3rd edition

发表于 2020-2-23 19:20:02 | 显示全部楼层

:):):):)

回复支持反对

发表于 2020-2-23 19:21:48 | 显示全部楼层

:):):):):)

回复支持反对

发表于 2020-3-23 10:01:54 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-4-16 14:10:50 | 显示全部楼层

有源代码吗？？？

回复支持反对

发表于 2020-4-16 18:09:26 | 显示全部楼层

thanks

回复支持反对

发表于 2020-4-23 17:11:56 | 显示全部楼层

thanks a lot!!!

回复支持反对

发表于 2020-5-17 17:23:07 | 显示全部楼层

多谢楼主，可以用来对照中文版的看！

回复支持反对

发表于 2020-8-4 11:48:15 | 显示全部楼层

good book.

回复支持反对

发表于 2020-9-16 20:55:03 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2020-11-9 11:25:56 | 显示全部楼层

good book.

回复支持反对

1 ... 4 5 6 7 8 9 101112 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 14:59 , Processed in 0.148028 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表