设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog 验证测试平台编写指南
1234
返回列表 发新帖
楼主: fgg1991

[资料] SystemVerilog 验证测试平台编写指南

[复制链接]
xmdt
发表于 2019-9-10 00:49:07 | 显示全部楼层
带书签不错~
回复 支持 反对

举报

Michael_2018
发表于 2019-9-18 11:54:01 | 显示全部楼层
谢谢楼主~~~~~~~~~~~~
回复 支持 反对

举报

smartchen
发表于 2019-11-19 23:00:50 | 显示全部楼层
这个有没有非扫描版本的？
回复 支持 反对

举报

buildgates
发表于 2020-1-23 21:21:00 | 显示全部楼层
多谢分享
回复 支持 反对

举报

李正经110
发表于 2021-6-10 12:14:38 | 显示全部楼层
很好
回复 支持 反对

举报

tztztz
发表于 2021-6-15 21:48:31 | 显示全部楼层
有源码么？
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 01:17 , Processed in 0.105100 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表