设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 特权同学FPGA助学专版 › 设计与验证：Verilog HDL(清晰PDF)

1 234 5 6 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

楼主: zyqbluesky

[资料] 设计与验证：Verilog HDL(清晰PDF)

发表于 2016-11-28 20:42:11 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2016-12-21 13:18:51 | 显示全部楼层

文档很清晰，不错

回复支持反对

发表于 2016-12-22 20:52:29 | 显示全部楼层

爱上对方就看见你看上的积分加速度

回复支持反对

发表于 2017-1-4 15:17:47 | 显示全部楼层

非常实用！

回复支持反对

发表于 2017-1-4 20:05:50 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-1-18 11:37:32 | 显示全部楼层

总在下载但是总没看

回复支持反对

发表于 2017-1-18 11:38:58 | 显示全部楼层

谢谢分享看看

回复支持反对

发表于 2017-1-18 13:48:11 | 显示全部楼层

感谢分享

回复支持反对

发表于 2017-2-18 23:14:25 | 显示全部楼层

感谢分享

回复支持反对

发表于 2017-2-22 09:45:56 | 显示全部楼层

回复 1# zyqbluesky

谢谢‘’、、、、、、、

回复支持反对

1 234 5 6 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 19:12 , Processed in 0.071184 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表