spectre调用veriloga出错求助

zhaoqin · 发表于 2015-10-27 18:25:41

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 zhaoqin 于 2015-10-27 18:28 编辑

各位，我在用spectre仿真晶体管级电路，内部使用了veriloga写的一个继电器开关模型，但是网表都导不出来，报错截图如附件，请大家帮忙看看。

zhaoqin · 发表于 2015-10-28 17:42:08

没人回复么，自己顶帖

账号		自动登录	找回密码
密码			注册

[求助] spectre调用veriloga出错求助