设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › vim高亮显示verilog&systemverilog最新script

12 / 2 页

返回列表发新帖

楼主: johnli330

[原创] vim高亮显示verilog&systemverilog最新script

发表于 2018-9-5 16:31:12 | 显示全部楼层

谢谢。。

回复支持反对

发表于 2019-12-25 22:38:26 | 显示全部楼层

great thanks

回复支持反对

发表于 2023-6-23 16:06:17 | 显示全部楼层

Thank you.

回复支持反对

发表于 2023-6-26 15:16:42 | 显示全部楼层

看看看看

回复支持反对

发表于 2023-6-27 14:04:11 | 显示全部楼层

感謝大大的分享!

回复支持反对

发表于 2023-8-4 22:50:15 | 显示全部楼层

谢谢分享！！！

回复支持反对

发表于 2024-10-22 16:18:09 | 显示全部楼层

感谢感谢

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 05:12 , Processed in 0.080659 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表