设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 发一个vcs（vhdl+verilog）运行的可用makefile文件 ...

12 / 2 页

返回列表发新帖

楼主: MyMuMu

[资料] 发一个vcs（vhdl+verilog）运行的可用makefile文件

发表于 2018-9-17 03:23:02 | 显示全部楼层

interesting

回复支持反对

发表于 2018-9-17 03:25:34 | 显示全部楼层

thank you

回复支持反对

发表于 2018-9-17 03:26:56 | 显示全部楼层

more interesting sw and informations from EDA

回复支持反对

发表于 2020-3-15 10:41:37 | 显示全部楼层

啊哦瞅一眼

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 03:01 , Processed in 0.111818 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表