设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求教一个timing约束问题
12
返回列表 发新帖
楼主: jackiexiuyi

[求助] 求教一个timing约束问题

[复制链接]
 楼主| 发表于 2015-10-15 22:12:35 | 显示全部楼层
回复 10# 冲出藩篱


    你好，器件用的是自己公司的工艺库，使用dc综合的。
回复 支持 反对

使用道具 举报

发表于 2015-10-16 09:57:44 | 显示全部楼层
真神奇的电路，如果第一个DFF其实是Latch倒是有！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 10:48 , Processed in 0.100386 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表