设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 芯片-FPGA验证-时序约束
返回列表 发新帖
查看: 1834|回复: 0

[求助] 芯片-FPGA验证-时序约束

[复制链接]
小工兵
发表于 2015-9-30 18:47:55 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
求教大神，鄙人现正做一个项目，就是将一个MCU的模型下到FPGA里面去仿真验证。现在进行到时序约束这一块。问题是，客户给的项目里有自带的SDC文件，我在进行时序约束时一定得按客户所给的时序约束来做吗，还是说应该因环境而异，就是说在进行FPGA设计时应使用另外的SDC文件
模型, 项目

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:35 , Processed in 0.101285 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表