设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › VCS+UVM+VERDI+Makefile 验证环境

1 ... 8 9 10 111213 14 15 16 ... 27 / 27 页下一页

返回列表发新帖

楼主: yzt000000

[原创] VCS+UVM+VERDI+Makefile 验证环境

发表于 2017-12-9 22:59:17 | 显示全部楼层

http://pan.baidu.com/share/link? ... h=%2Fsynopsys%20lab

回复支持反对

发表于 2017-12-9 22:59:41 | 显示全部楼层

thanks for shareing

回复支持反对

发表于 2017-12-11 03:22:51 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2017-12-17 12:56:03 | 显示全部楼层

感谢分享，学习一下

回复支持反对

发表于 2018-3-29 15:41:29 | 显示全部楼层

回复 1# yzt000000

感谢楼主

回复支持反对

发表于 2018-4-17 19:36:34 | 显示全部楼层

回复 1# yzt000000

学习了。vivado的ip怎么仿真？

回复支持反对

发表于 2018-4-25 14:53:51 | 显示全部楼层

多谢楼主分享！

回复支持反对

发表于 2018-5-4 13:31:44 | 显示全部楼层

多谢楼主分享

回复支持反对

发表于 2018-5-6 16:14:56 | 显示全部楼层

学习学习...

回复支持反对

发表于 2018-5-8 10:29:58 | 显示全部楼层

找到了MAKEFILE 中VCS、SIMV 和VERDI的启动参数

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 27 / 27 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 09:02 , Processed in 0.058357 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表