设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › NCverilog 仿真毛刺问题

返回列表发新帖

查看: 2385|回复: 1

[求助] NCverilog 仿真毛刺问题

发表于 2015-9-22 10:30:55 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 xiaota 于 2015-9-23 20:53 编辑

我用NCverilog仿真时发现一些信号翻转了，实际是有毛刺导致的，但是波形上看不到毛刺
换modelsim仿真时可以看到毛刺
请问这是怎么回事

相关帖子

回复

发表于 2015-9-22 16:55:14 | 显示全部楼层

拓扑，低通滤波器

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 19:14 , Processed in 0.100861 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表