在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1548|回复: 0

[求助] FPGA综合问题

[复制链接]
发表于 2015-9-18 16:34:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
file:///d:\Users\Administrator\Documents\Tencent Files\1143581794\Image\C2C\YDUP73QH04DW($22RWS{FBH.png
如图,综合时出现这样的问题,FPGA中调用了浮点数乘法核和浮点数加法核,核的输入时钟就是用的系统时钟200MHZ,在网上查到xilinx的解决方法如下图,没看懂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 18:58 , Processed in 0.087639 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表