设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog 代码编写规范
返回列表 发新帖
查看: 2642|回复: 5

Verilog 代码编写规范

[复制链接]
gfo00
发表于 2015-9-15 20:06:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
代码规范

Verilog编码规范.docx

176.9 KB, 下载次数: 120 , 下载积分: 资产 -1 信元, 下载支出 1 信元
回复

举报

hitshaoqi
发表于 2015-10-1 10:15:22 | 显示全部楼层
好贴阿楼主，代表大家谢谢您
回复 支持 反对

举报

QQben
发表于 2015-11-2 13:42:34 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

QQben
发表于 2019-1-2 15:35:39 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

hanzc0927
发表于 2021-7-15 10:11:12 | 显示全部楼层
谢谢！
回复 支持 反对

举报

wjq1999
发表于 2021-7-16 12:40:12 | 显示全部楼层
下载学习 多谢多谢
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:29 , Processed in 0.151125 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表