设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog教程

返回列表发新帖

查看: 2850|回复: 7

[资料] verilog教程

发表于 2015-9-1 15:02:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

经典verilog教程。

Verilog_golden中文版.pdf

511.67 KB, 下载次数: 101 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

发表于 2015-9-6 16:05:18 | 显示全部楼层

怎么个经典法啊

回复支持反对

发表于 2017-5-23 02:15:14 | 显示全部楼层

非常感謝~~~

回复支持反对

发表于 2017-6-7 20:14:24 | 显示全部楼层

好东西赞一次

回复支持反对

发表于 2017-6-18 16:16:14 | 显示全部楼层

赞一个

回复支持反对

发表于 2018-2-14 16:40:38 | 显示全部楼层

非常感謝~~~

回复支持反对

发表于 2018-2-15 15:23:43 | 显示全部楼层

回复 1# cllideboy
Thank you for sharing

回复支持反对

发表于 2018-3-13 14:28:20 | 显示全部楼层

好资料，谢谢楼主提供。

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 22:49 , Processed in 0.150558 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表