设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › ESD/EOS和latchup(芯片级) › ESD/EOS讨论区 › 防止latch up的方法

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

返回列表发新帖

楼主: chian

[讨论] 防止latch up的方法

发表于 2021-12-5 22:57:38 | 显示全部楼层

111111111

回复支持反对

发表于 2021-12-7 09:12:54 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-12-12 18:38:57 | 显示全部楼层

thanks

回复支持反对

发表于 2021-12-12 22:56:14 | 显示全部楼层

谢谢

回复支持反对

品博锦取_2021

发表于 2021-12-14 10:39:33 | 显示全部楼层

Very better !!! Excellent professional datas !!! Thanks for your sharing !!!

回复支持反对

发表于 2021-12-14 22:29:25 | 显示全部楼层

感谢分享!!!

回复支持反对

发表于 2021-12-17 13:33:22 | 显示全部楼层

谢谢分享，latch up的测试方法一般是怎样的？

回复支持反对

发表于 2021-12-23 15:22:25 | 显示全部楼层

真不错

回复支持反对

发表于 2021-12-23 15:54:16 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-12-23 17:22:34 | 显示全部楼层

IO处如果不使用pmos的话,IO 的esd对电源的路径也会受影响吧

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 16:18 , Processed in 0.088738 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表