在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 5336|回复: 13

[资料] verilog HDL的故事之流水线和建模

[复制链接]
发表于 2015-8-18 09:35:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
学习FPGA我们一定要学习的流水线技术和怎样来建模学会了建模才能更好的学习FPGA Verilog HDL的故事 之 流水操作和建模.pdf (3.44 MB , 下载次数: 164 )
发表于 2015-8-18 14:51:10 | 显示全部楼层
谢谢楼主分享
发表于 2015-8-18 20:51:36 | 显示全部楼层
谢谢楼主分享
发表于 2015-9-8 18:10:00 | 显示全部楼层
谢谢分享
发表于 2016-3-24 13:42:26 | 显示全部楼层
谢谢分享
发表于 2016-8-25 21:34:57 | 显示全部楼层
下下来看看,还是很感谢楼主分享
发表于 2016-10-7 00:51:55 | 显示全部楼层
谢谢楼主分享
发表于 2017-2-24 17:35:12 | 显示全部楼层
谢楼主分享
发表于 2017-4-27 09:22:41 | 显示全部楼层
非常感谢~
发表于 2020-9-15 13:01:55 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:58 , Processed in 0.059403 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表