设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › DDR硬件设计要点

12 / 2 页

返回列表发新帖

楼主: hitshiyun

[资料] DDR硬件设计要点

发表于 2017-6-12 11:08:24 | 显示全部楼层

thanks for your sharing

回复支持反对

发表于 2017-6-12 20:30:17 | 显示全部楼层

回复 1# hitshiyun

很好的

回复支持反对

发表于 2017-6-15 16:38:39 | 显示全部楼层

谢谢 6666666666

回复支持反对

发表于 2017-6-24 21:36:02 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-6-26 16:30:54 | 显示全部楼层

回复 1# hitshiyun

多谢楼主分享！

回复支持反对

发表于 2017-7-2 23:40:14 | 显示全部楼层

学习了，感谢分享

回复支持反对

发表于 2021-5-24 23:54:05 | 显示全部楼层

楼主自己总结的吗

回复支持反对

发表于 2021-6-10 16:41:20 | 显示全部楼层

非常不错的好东西~

回复支持反对

发表于 2021-7-13 23:42:40 | 显示全部楼层

谁有DDR测试方法及测试原理相关文档共享一下。

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-22 09:40 , Processed in 0.086409 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表