设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 分享精通Verilog HDL：IC设计核心技术实例详解 ...

123 / 3 页下一页

返回列表发新帖

楼主: a200556220407

[资料] 分享精通Verilog HDL：IC设计核心技术实例详解

发表于 2015-9-5 23:56:08 | 显示全部楼层

谢谢分享，不过质量差，可选择

回复支持反对

使用道具举报

发表于 2016-8-6 08:53:11 | 显示全部楼层

kanka

回复支持反对

使用道具举报

发表于 2017-3-8 21:37:23 | 显示全部楼层

非常感谢

回复支持反对

使用道具举报

发表于 2017-3-8 21:39:30 | 显示全部楼层

..........................

回复支持反对

使用道具举报

发表于 2017-3-14 14:11:07 | 显示全部楼层

LERNING

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-3-18 11:56:16 | 显示全部楼层

书籍非常不清晰~~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-3-18 13:26:46 | 显示全部楼层

thank very much

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-2-7 02:04:40 | 显示全部楼层

very good svetwe

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-2-7 09:45:46 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-2-7 09:51:05 | 显示全部楼层

回复 1# a200556220407

Thank you for sharing

回复支持反对

使用道具举报

123 / 3 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-18 23:23 , Processed in 0.135064 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表