在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2738|回复: 1

[求助] 求助怎样用vcs和verdi联合仿真看中间变量

[复制链接]
发表于 2015-7-30 13:26:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
用Verilog写了一个testbench,想用Verdi看波形,现在顶层文件是testbench,底层文件是原有module,但是有个问题是用vcs编译testbench之后只能观察IO口波形,看不了原来module中间变量的波形,请问怎样才能看中间变量波形,或者monitor出来也行,要改代码怎么去改?
发表于 2015-7-31 11:10:01 | 显示全部楼层
tb中,$dumpvar (0, top);
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 18:44 , Processed in 0.131724 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表