设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › crc 串行实现（Verilog)

1 234 5 6 7 / 7 页下一页

返回列表发新帖

楼主: largedeer

crc 串行实现（Verilog)

发表于 2009-12-24 13:43:53 | 显示全部楼层

http://www.csdn.net/expert/topic/642/642306.xml?temp=.5551264

回复支持反对

发表于 2010-1-20 16:37:26 | 显示全部楼层

能不能不要钱啊

回复支持反对

发表于 2010-3-17 22:27:35 | 显示全部楼层

very good

回复支持反对

发表于 2010-3-22 09:43:36 | 显示全部楼层

瞧瞧，串行与并行的区别。

回复支持反对

发表于 2010-3-22 15:45:26 | 显示全部楼层

thanks

回复支持反对

发表于 2010-8-31 16:27:47 | 显示全部楼层

謝謝看裡面什麼東西

回复支持反对

发表于 2010-9-1 14:02:39 | 显示全部楼层

好，楼主辛苦

回复支持反对

发表于 2010-9-15 22:16:28 | 显示全部楼层

duoxie

回复支持反对

发表于 2010-10-25 16:07:23 | 显示全部楼层

哎怎么会这样呢？

回复支持反对

发表于 2010-12-1 20:25:40 | 显示全部楼层

好东西！！！赞一个！！！

回复支持反对

1 234 5 6 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 00:05 , Processed in 0.150296 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表