设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › RFID IC 设计讨论 › IC设计流程和EDA工具
1234
返回列表 发新帖
楼主: fengll

IC设计流程和EDA工具

[复制链接]
hwc
发表于 2018-10-2 11:19:20 | 显示全部楼层
谢谢！
回复 支持 反对

使用道具 举报

发表于 2018-10-24 13:01:29 | 显示全部楼层
不错不错！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

edwardk
发表于 2018-11-21 15:37:53 | 显示全部楼层
谢谢啊 不错
回复 支持 反对

使用道具 举报

发表于 2018-12-18 04:59:32 | 显示全部楼层
Verolog：  CADENCE     Verolig-XL
               SYNOPSYS    VCS
               MENTOR      Modle-sim
     VHDL :    CADENCE     NC-vhdl
               SYNOPSYS    VSS
               MENTOR      Modle-sim
回复 支持 反对

使用道具 举报

风宇
发表于 2019-11-20 18:13:49 | 显示全部楼层
学习了，谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-3-5 17:16:37 | 显示全部楼层
学习
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

mldxl.
发表于 2023-3-11 17:02:16 | 显示全部楼层
好好好
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cmmjava
发表于 2023-8-23 22:33:36 | 显示全部楼层
感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-10 06:38 , Processed in 0.068340 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表