在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: bijienanjing

哪位大侠有用Verilog写的FIR滤波器的实例啊?

[复制链接]
发表于 2007-10-27 08:33:15 | 显示全部楼层
应该可以用在解码电路设计中.
回复 支持 反对

使用道具 举报

发表于 2007-10-27 08:36:24 | 显示全部楼层
不错的东西!
回复 支持 反对

使用道具 举报

发表于 2007-10-29 23:46:15 | 显示全部楼层
下载来学习下.
谢谢
回复 支持 反对

使用道具 举报

发表于 2007-11-3 16:36:17 | 显示全部楼层
谢谢楼上的同学
回复 支持 反对

使用道具 举报

发表于 2007-11-6 21:08:35 | 显示全部楼层
谢了先,有钱再下来看看!!
回复 支持 反对

使用道具 举报

发表于 2007-11-26 12:39:38 | 显示全部楼层
看。。。。。。。。。。。。。
回复 支持 反对

使用道具 举报

发表于 2007-11-26 13:23:31 | 显示全部楼层
推荐看看《数字信号处理的FPGA实现》这本书讲的很详细,也有实例,只不过是VHDL的,但是我觉得看懂讲解自己写就不难了
回复 支持 反对

使用道具 举报

发表于 2007-12-3 08:02:09 | 显示全部楼层
非常感谢,正在弄这东西。。。。
回复 支持 反对

使用道具 举报

发表于 2007-12-3 09:23:27 | 显示全部楼层
在数字信号处理在FPGA中应用中的附录里有对应前面讲解得verilog代码
回复 支持 反对

使用道具 举报

发表于 2007-12-5 17:54:45 | 显示全部楼层
要好好学习一下了。。。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 16:54 , Processed in 0.135176 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表