设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Simulation and Synthesis Techniques for Asynchronous ...

返回列表发新帖

查看: 3708|回复: 8

Simulation and Synthesis Techniques for Asynchronous fifo design

发表于 2007-4-18 00:08:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

异步FIFO设计文章一篇。

CummingsSNUG2002SJ_FIFO1.pdf

136.85 KB, 下载次数: 63 , 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

发表于 2007-9-5 15:04:35 | 显示全部楼层

thanks

回复支持反对

发表于 2009-4-2 12:08:57 | 显示全部楼层

Thanks a lot!

回复支持反对

发表于 2009-4-2 16:10:07 | 显示全部楼层

资料是好东西，顶

回复支持反对

发表于 2009-4-29 21:38:27 | 显示全部楼层

good post - thx..

回复支持反对

发表于 2009-8-16 03:03:12 | 显示全部楼层

好文章

希望對我現在設計的東西有用

謝謝

回复支持反对

发表于 2010-9-5 20:07:43 | 显示全部楼层

不错啊！ 1# melavender

回复支持反对

发表于 2010-10-26 18:21:40 | 显示全部楼层

thx！！！！！1

回复支持反对

发表于 2016-6-25 17:32:21 | 显示全部楼层

THANK YOU

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:59 , Processed in 0.127066 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表