|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
本帖最后由 踏燕马 于 2015-6-10 16:26 编辑
我在.v 文件中定义了一个LUT:cycloneii_lcell_comb \fpu_exceptions:u6|out~40_I ( .dataa(\fpu_exceptions:u6|out_2[40] ),
.datab(rst),
.datac(\fpu_exceptions:u6|out~32 ),
.datad(in),
.combout(\fpu_exceptions:u6|out~40 ));
defparam \fpu_exceptions:u6|out~40_I .sum_lutc_input = "datac";
defparam \fpu_exceptions:u6|out~40_I .lut_mask = "0F22";
但是,综合布局布线后,在chip planner中观察到的LUT结构是这样的:
和dataa,datab,datac,datad端口连接的信号发生了变化,mask也发生了变化,估计是在综合的过程中,quartus对LUT进行了优化,逻辑功能是对的。怎么才能消除这些变化呢? 需要在Analysis & Synthesis setting中改变设置吗?求,大神赐教!
|
|