设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FIFO的verilog代码，和测试代码

123 4 / 4 页下一页

返回列表发新帖

楼主: lxy2730

[资料] FIFO的verilog代码，和测试代码

发表于 2016-3-28 20:48:35 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2016-3-29 14:13:06 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2016-4-1 16:47:28 | 显示全部楼层

回复 1# lxy2730

感谢楼主分享这么好的片子

回复支持反对

发表于 2016-4-7 11:29:35 | 显示全部楼层

回复 1# lxy2730

不是道如何，希望可以下载并学习

回复支持反对

发表于 2016-4-7 15:16:13 | 显示全部楼层

多谢分享

回复支持反对

发表于 2016-4-10 16:49:56 | 显示全部楼层

借鉴借鉴

回复支持反对

模拟学习者

发表于 2016-4-11 14:53:19 | 显示全部楼层

看看，学习下

回复支持反对

发表于 2016-5-15 11:10:52 | 显示全部楼层

学习了，！

回复支持反对

发表于 2016-5-17 19:21:13 | 显示全部楼层

感謝分享

回复支持反对

发表于 2016-5-17 21:01:10 | 显示全部楼层

thnx!

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:43 , Processed in 0.100667 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表