SystemVerilog Verification UVM 1.1 Lab Guide

satailama · 发表于 2019-2-24 03:24:12

回复 65# cuddlyliu

Thanks

satailama · 发表于 2019-2-24 03:24:53

回复 11# farmer851010

Number 1

satailama · 发表于 2019-2-24 03:25:39

回复 24# evilpascaltwin

This is good

satailama · 发表于 2019-2-24 03:26:33

回复 62# icwangrui

Too positive

satailama · 发表于 2019-2-24 03:27:17

Reply 14# kerryliu

Ray Salemi Book good

traveller123 · 发表于 2019-2-27 16:30:24

thanks

e1046895359 · 发表于 2019-2-28 14:40:38

谢谢分享

zslkyle · 发表于 2019-9-11 13:34:27

非常感谢，我竟然只有data，没有guide，小朋友问我要也是尴尬啊

爱在太空 · 发表于 2019-10-13 11:06:06

很全的哟

账号		自动登录	找回密码
密码			注册

[资料] SystemVerilog Verification UVM 1.1 Lab Guide