新手提问，关于由已设计模块构成更高一层模块

布衣江南

本人新学FPGA，学到由已生成模块构成更高一层模块时遇到这个问题，不能组合成更高一层的模块，所以来请高手指点我错在哪。谢谢啦~

xyd237529

不用include。能自动根据模块名字，找到同工程中其他文件中同名的模块。
flop 最好每个模块都写一个，分号结束。我是没这么写过。

布衣江南

回复 2# xyd237529 module hardreg(d,clk,clrb,q);
    input clk,clrb;
    input[3:0] d;
    output[3:0] q;

flop flop(d[0],clk,clrb,q[0],);
     flop(d[1],clk,clrb,q[1],);

  flop(d[2],clk,clrb,q[2],);

  flop(d[3],clk,clrb,q[3],);
endmodule
这样？？

xyd237529

回复 3# 布衣江南


module hardreg(d,clk,clrb,q);
    input clk,clrb;input[3:0] d;
output[3:0] q;


flop d1(d[0],clk,clrb,q[0],);
flop d2(d[1],clk,clrb,q[1],);
flop d3(d[2],clk,clrb,q[2],);
flop d4(d[3],clk,clrb,q[3],);

endmodule



这样应该可以了

布衣江南

回复 4# xyd237529 谢谢你的耐心回答 我做出来一个这样的效果 4个D触发器构成一个4位寄存器，这算是对了么？

xyd237529

感觉问题不太大。
你自己写的寄存器，所以你自己看一下里面连接有没有错误就好。
然后仿真一下，看看波形能不能实现寄存器的功能就可以了。