在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: YoungZ1

[求助] verilog中generate的疑问

[复制链接]
 楼主| 发表于 2015-4-12 12:30:28 | 显示全部楼层
回复 10# glace12123


   可能我没怎么说清楚,如果是很多寄存器,需要很长的布线将这些寄存器组织成寄存器堆,可能会延时比较大。不过用wire定义成类似二维数组的形式,比较新奇,我试一下。谢谢你的指教,
发表于 2015-4-12 17:58:58 | 显示全部楼层
回复 11# YoungZ1

呵呵,算不上指教,我也喜欢偷懒,恰好verilog二维向量,就是简化代码设计的一种方式~~方便阅读和书写。
发表于 2016-4-25 09:06:14 | 显示全部楼层
请问各位大神,如果 for的次数时不固定的 ,综合器可以综合吗 ,本文中的N是一个变量的话
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 22:15 , Processed in 0.031541 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表