设计SAR中的比较器时遇到问题

liuweihui1015 · 发表于 2017-10-12 17:50:42

应该是kickback noise影响吧

lihaiqi208 · 发表于 2017-10-18 00:42:50

CLK=0 CLKN=1 电路中存在VDD~GND通路，接CLK的PMOS ->差分对->接CLKN的NMOS，Q输出值为VDD电阻分压结果。

jeffej · 发表于 2020-12-31 12:19:45

strong Arm comparator is better

778084265 · 发表于 2021-12-11 16:08:28

因为latch复位了啊，clk低电平会把输出节点拉高，想保持加个锁存器就完了

账号		自动登录	找回密码
密码			注册

[求助] 设计SAR中的比较器时遇到问题