在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2397|回复: 5

[原创] FPGA EP1C3T144C8 资源使用43% 很多逻辑被优化掉了怎么办?

[复制链接]
发表于 2015-3-26 09:26:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
用EP1C3T144 做了个东西,发现有时候编译出来,逻辑执行不正确试了那个 speed  area balanced 优化选项,好像不起作用,大侠们,怎么办啊?怎么去掉优化选项呢?
发表于 2015-3-26 10:08:38 | 显示全部楼层
优化选项不会导致功能的变化吧?如果资源充足的话可以选择优化速度,这样会比较稳定。建议还是检查一下逻辑设计有没有问题。
 楼主| 发表于 2015-3-26 10:29:04 | 显示全部楼层
回复 2# ALSIEJ


    好的 谢了,我再看看设计问题,编译完了,报 worst-case setup slack is -44.703,  worst-case hols slack is -2.485, 我用的 50MHz时钟,是不是这个问题导致的呢?
 楼主| 发表于 2015-3-26 10:43:06 | 显示全部楼层
还有一个警告,timing request not meet,不知道是不是这个原因
发表于 2015-3-26 10:56:24 | 显示全部楼层
设计问题
 楼主| 发表于 2015-3-26 10:58:36 | 显示全部楼层
回复 5# huangxjmail


    好的 谢谢,我再看一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:05 , Processed in 0.094175 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表