设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › systemverilog与断言

返回列表发新帖

查看: 1783|回复: 2

[求助] systemverilog与断言

发表于 2015-3-11 17:34:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请教大神，systemverilog与断言有什么关系呢？学习systemverilog有什么好书，求指教

相关帖子

回复

楼主| 发表于 2015-3-11 17:37:45 | 显示全部楼层

夏宇闻教授译的systemverilog验证方法学对于入门是不是太难了？

回复支持反对

发表于 2015-3-11 18:00:08 | 显示全部楼层

英文书，夏那本书翻译就是shit。

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:45 , Processed in 0.116731 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表