设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog与功能验证PDF版

1 ... 6 7 8 91011 12 13 14 ... 17 / 17 页下一页

返回列表发新帖

楼主: dager168

[资料] SystemVerilog与功能验证PDF版

发表于 2016-12-5 10:09:23 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2016-12-5 13:38:05 | 显示全部楼层

感谢分享。

回复支持反对

发表于 2016-12-6 15:33:30 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-12-11 23:19:05 | 显示全部楼层

谢谢谢谢谢谢谢你

回复支持反对

发表于 2017-1-17 16:29:57 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2017-1-17 18:49:48 | 显示全部楼层

謝謝分享~~

回复支持反对

发表于 2017-1-20 11:09:59 | 显示全部楼层

正在找sv的学习资料，多谢楼主雪送炭中

回复支持反对

发表于 2017-1-31 11:58:25 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-2-1 00:26:32 | 显示全部楼层

顶起楼主，不错

回复支持反对

发表于 2017-2-1 10:33:26 | 显示全部楼层

十分感谢分享！

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:30 , Processed in 0.106787 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表