设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_Testbench设计技巧和策略

1 2 345 / 5 页下一页

返回列表发新帖

楼主: dager168

[资料] Verilog_Testbench设计技巧和策略

发表于 2016-11-11 13:46:15 | 显示全部楼层

good good good

回复支持反对

发表于 2016-11-11 16:23:29 | 显示全部楼层

谢谢，正需要，很有帮助

回复支持反对

发表于 2016-11-30 09:52:58 | 显示全部楼层

看看，学习

回复支持反对

发表于 2017-2-4 23:24:44 | 显示全部楼层

方法纷纷

回复支持反对

发表于 2017-2-8 17:01:04 | 显示全部楼层

希望真的很有用

回复支持反对

发表于 2017-2-8 17:35:44 | 显示全部楼层

Verilog用得人多，开发和验证

回复支持反对

发表于 2017-2-20 16:25:06 | 显示全部楼层

好东西，看看了，谢谢楼主分享啦

回复支持反对

发表于 2017-2-20 20:28:57 | 显示全部楼层

好的谢谢

回复支持反对

发表于 2017-2-21 14:33:18 | 显示全部楼层

好贴，非常感谢

回复支持反对

发表于 2017-2-22 02:13:21 | 显示全部楼层

感谢楼主！

回复支持反对

1 2 345 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:44 , Processed in 0.021102 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表