设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 求 Verilog HDL: Digital Design and Modeling, by Jose ...
12
返回列表 发新帖
楼主: xiaobinHW

[求助] 求 Verilog HDL: Digital Design and Modeling, by Joseph Cavanagh, CRC Press, 2007

[复制链接]
hanbenguang
发表于 2020-2-29 16:05:37 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

ni2121
发表于 2022-8-16 15:23:57 | 显示全部楼层
good reference.
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 18:53 , Processed in 0.082501 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表