相同模块例化成ABC三相给同样的输入而输出得到了不同的结果

lhg09@qq.com · 发表于 2015-1-24 19:52:44

回复 5# lhg09@qq.com

模块里面有参数，但都是一样的

lhg09@qq.com · 发表于 2015-1-24 19:51:25

回复 4# insunshinecn

时钟48M,今天又试了，把同一个信号送入到FPGA中两个相同的模块，一个有输出一个没有

insunshinecn · 发表于 2015-1-24 19:03:23

时钟多少？99%的概率是低级错误。每个模块里面有没有参数定义？

lhg09@qq.com · 发表于 2015-1-24 13:45:52

回复 2# songchao236
没有

songchao236 · 发表于 2015-1-24 10:27:11

FPGA?有没有加约束了

账号		自动登录	找回密码
密码			注册

[求助] 相同模块例化成ABC三相给同样的输入而输出得到了不同的结果