设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › SPYGLASS ClockGatingOptimizationatRTL

123 4 5 / 5 页下一页

返回列表发新帖

楼主: ladeng777

SPYGLASS ClockGatingOptimizationatRTL

发表于 2016-4-27 16:44:12 | 显示全部楼层

thank for sharing

回复支持反对

发表于 2016-6-6 23:04:44 | 显示全部楼层

先下来看看吧，不是太懂

回复支持反对

发表于 2017-5-23 00:37:25 | 显示全部楼层

不错的资料

回复支持反对

发表于 2017-6-7 17:20:46 | 显示全部楼层

Good white paper for clock gating.

回复支持反对

发表于 2017-6-9 02:58:21 | 显示全部楼层

thank you

回复支持反对

发表于 2017-6-20 15:47:26 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2017-7-16 07:16:35 | 显示全部楼层

剛好最近想碰spyglass , thanks

回复支持反对

发表于 2017-7-16 11:05:33 | 显示全部楼层

nice material

回复支持反对

发表于 2017-7-28 16:56:50 | 显示全部楼层

thanks

回复支持反对

发表于 2018-12-5 22:11:48 | 显示全部楼层

thx for sharing

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:15 , Processed in 0.129996 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表