设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog面试该怎么准备？
12
返回列表 发新帖
楼主: careywang1991

[求助] verilog面试该怎么准备？

[复制链接]
pmp1111
发表于 2015-3-6 21:57:01 | 显示全部楼层
bang ni ding
回复 支持 反对

使用道具 举报

thu_zgy
发表于 2015-3-7 11:17:37 | 显示全部楼层
主要是考数字逻辑和verilog基本知识吧
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-3-8 17:54:50 | 显示全部楼层
主要考虑简单的代码编写   代码流程  设计工具   简单的同步逻辑和异步逻辑
回复 支持 反对

使用道具 举报

发表于 2015-3-12 16:01:40 | 显示全部楼层
时序，综合实现
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

dada021
发表于 2015-3-12 21:04:20 | 显示全部楼层
学会做事 才是王道
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 20:19 , Processed in 0.030575 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表