设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 硬件描述语言

返回列表发新帖

查看: 3010|回复: 0

Verilog HDL 硬件描述语言

发表于 2007-4-4 11:27:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

待续....

86.21 KB, 下载次数: 1 , 下载积分: 资产 -1 信元, 下载支出 1 信元

320.16 KB, 下载次数: 1 , 下载积分: 资产 -1 信元, 下载支出 1 信元

365.24 KB, 下载次数: 1 , 下载积分: 资产 -1 信元, 下载支出 1 信元

294.04 KB, 下载次数: 1 , 下载积分: 资产 -1 信元, 下载支出 1 信元

137.81 KB, 下载次数: 1 , 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:44 , Processed in 0.107203 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表