设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA pcie ip硬核

返回列表发新帖

查看: 2346|回复: 1

[求助] FPGA pcie ip硬核

发表于 2014-12-4 14:02:58 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

有哪位用过xilinx FPGA pcie ip硬核，我用的是V5系列，生成的IP核是looback接口的，怎么修改不让它环回，而去访问别的芯片？多谢

相关帖子

回复

发表于 2014-12-14 20:45:25 | 显示全部楼层

用过7系列的，V5的没用过，也没见过looback接口

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:40 , Processed in 0.120089 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表