设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【重磅推出】step-by-step functional verification wit ...

123 4 5 / 5 页下一页

返回列表发新帖

楼主: redleaf1988

[资料] 【重磅推出】step-by-step functional verification with systemverilog and ovm

发表于 2015-6-19 17:28:21 | 显示全部楼层

好书呀~~~~

回复支持反对

发表于 2015-6-23 16:24:14 | 显示全部楼层

确实是本好书

回复支持反对

发表于 2015-6-23 21:30:46 | 显示全部楼层

好！！！！！

回复支持反对

发表于 2015-6-23 22:44:05 | 显示全部楼层

顶一个，好东西

回复支持反对

发表于 2015-6-23 22:45:51 | 显示全部楼层

回复 14# chenzhongzi

好东西，顶一个

回复支持反对

发表于 2015-7-18 10:15:14 | 显示全部楼层

顶一个

回复支持反对

发表于 2015-11-20 10:53:11 | 显示全部楼层

太好了！！

回复支持反对

发表于 2015-11-21 22:01:23 | 显示全部楼层

看看，thanks for share!

回复支持反对

发表于 2016-2-2 15:44:52 | 显示全部楼层

thank u

回复支持反对

发表于 2016-2-2 15:47:38 | 显示全部楼层

thank you

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:32 , Processed in 0.135697 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表