在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2930|回复: 2

[讨论] 使用pt对fpga进行静态时序分析需要哪些文件

[复制链接]
发表于 2014-12-1 16:11:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
各位好,初次使用pt对fpga进行静态时序分析,想请教下需要哪些文件。是不是需要:
1、在ise或qutartus生成的网表
2、SDC文件
3、.db文件
.db文件必须且只能从dc生成吗,要是从.lib转化而来,这个lib文件在fpga设计时又从哪里得到
问题貌似比较多,谢谢回答
发表于 2014-12-1 20:46:06 | 显示全部楼层
用TQ就可以了,用pt是闲的蛋疼...
 楼主| 发表于 2014-12-1 22:30:23 | 显示全部楼层


谢谢答复。领导想用第三方工具做STA,不依托ISE或quarturs,专门做fpga的测试验证。您pt用的熟吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 13:48 , Processed in 0.119805 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表