设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 大规模FPGA设计的时序优化策略

1 2 3 4 56 / 6 页

返回列表发新帖

楼主: yingxionga

大规模FPGA设计的时序优化策略

发表于 2017-12-18 16:20:22 | 显示全部楼层

不是清晰版的，很模糊

回复支持反对

发表于 2018-4-8 23:28:20 | 显示全部楼层

还可以

回复支持反对

发表于 2018-4-9 11:09:40 | 显示全部楼层

质量有点差

回复支持反对

1 2 3 4 56 / 6 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-17 21:33 , Processed in 0.023125 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表