查看: 3401|回复: 0

[原创] 如何在ISE软件设置PLL输出时钟频率的抖动（jitter）小于50ps

[复制链接]

jerious11

发表于 2014-11-11 22:42:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我有个问题请教一下：
我现在需要用xilinx spartan6器件锁相环，输入晶振频率没有限制，但是经过PLL倍频后需要产生125MHz频率输出，且重点是jitter必须小于50ps，比如输入50M 70M 80MHz都行，我的问题是ISE配置向导中不管我怎么设置最后输出125MHz对应的jitter都在255ps左右，即有高手能够教我配置向导怎么设置能够达到50ps以下！

如何, 软件, 锁相环, 左右

账号		自动登录	找回密码
密码			注册

[原创] 如何在ISE软件设置PLL输出时钟频率的抖动（jitter）小于50ps

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块