以DAC为例介绍AMS-Design数模混合电路仿真方法(含代码)

fangtaocome · 发表于 2018-11-27 15:58:18

如果调用的verilog 顶层文件包含多层子module的话，该怎么办呢？

good-game · 发表于 2018-12-17 20:50:22

thanks

smrecnik · 发表于 2018-12-18 09:54:13

thanks for sharing

kobekevin · 发表于 2018-12-18 14:30:57

谢谢分享。

microuser · 发表于 2018-12-26 13:48:12

谢谢分享

microuser · 发表于 2018-12-26 13:49:21

谢谢分享

mismatch24 · 发表于 2018-12-27 17:01:57

6666666666666666

paji · 发表于 2019-1-18 21:14:24

受教了

Aaron_4 · 发表于 2019-1-22 10:10:22

很好的资料，蟹蟹分享

echo966 · 发表于 2019-1-22 10:10:30

谢谢楼主

账号		自动登录	找回密码
密码			注册

[原创] 以DAC为例介绍AMS-Design数模混合电路仿真方法(含代码)