设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › XILINX LVDS
返回列表 发新帖
查看: 3679|回复: 6

[求助] XILINX LVDS

[复制链接]
国科海天
发表于 2014-10-28 16:14:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
XILINX FPGA，要用3对LVDS输入数据，需要用什么样的buffer完成差分转单端？
LVDS

相关帖子
回复

举报

yadog
发表于 2014-10-28 16:27:31 | 显示全部楼层
IBUFDS
回复 支持 反对

举报

国科海天
 楼主| 发表于 2014-10-28 17:01:00 | 显示全部楼层
回复 2# yadog

好的，谢谢！
回复 支持 反对

举报

xduryan
发表于 2014-11-7 21:31:27 | 显示全部楼层
Xilinx selectio ip核可以自定义lvds
回复 支持 反对

举报

国科海天
 楼主| 发表于 2014-11-10 18:16:26 | 显示全部楼层
回复 4# xduryan


   哦哦，好的，学习了！
回复 支持 反对

举报

梦想天空123
发表于 2015-3-8 15:24:45 | 显示全部楼层
学习学习
回复 支持 反对

举报

黑羽肃霜
发表于 2015-3-9 10:35:38 | 显示全部楼层
参见XAPP1064
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:09 , Processed in 0.089508 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表