PLL中三阶环路滤波器第三阶RC如何设计

fuyibin · 发表于 2014-10-29 15:29:34

回复 fuyibin

1MHz BW，REF24MHz，这样SDM的噪声很多，频率一直在动，phase Jitter几乎就是TVCO/ ...
lwjee 发表于 2014-10-29 14:57

登录/注册后可看大图

可以通过用multi phase来减小SDM quantization noise或者用noise compensation 来抵消SDM的noise

lwjee · 发表于 2014-10-29 22:11:14

回复 21# fuyibin

是的，你是这样做的吗？

fuyibin · 发表于 2014-10-29 22:23:16

回复 22# lwjee

是的，以前做过

christ0426 · 发表于 2014-10-30 08:30:23

好多高手啊

lwjee · 发表于 2014-10-30 09:22:03

回复 22# lwjee

那很不错

liuren91 · 发表于 2014-11-2 11:52:18

回复 4# lwjee

为什么ring VCO没必要三级LPF？

kaallka · 发表于 2014-11-2 16:26:41

ADI的工程师写的经验里三阶LPF是主流啊，等我验证下看看，JSSC上近些年也是三阶的不少

lwjee · 发表于 2014-11-3 10:07:33

回复 26# liuren91

ring VCO的带宽比较大，不适合SDM小数分频，如果PI可以。因为带宽很大，所以LPF的两个极点频率很高，滤波效果很差。

lwjee · 发表于 2014-11-3 10:09:10

回复 27# kaallka

The PLL with Ring VCO

Johnson2011 · 发表于 2014-11-3 10:45:25

回复 29# lwjee

杰哥？

账号		自动登录	找回密码
密码			注册

[求助] PLL中三阶环路滤波器第三阶RC如何设计