在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2141|回复: 3

[求助] 新手请教Verilog语法问题

[复制链接]
发表于 2014-10-24 12:22:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
条件编译标志可以用·define语句设置,但是条件执行用·define宏定义不行的啊,那么该用什么设置标志呢?
明天就要交实验了,还望大神指点啊
发表于 2014-10-24 21:43:37 | 显示全部楼层
Parameter
回复 支持 反对

使用道具 举报

发表于 2014-10-26 11:00:21 | 显示全部楼层
文件中加入·define ,有可能有些文件没加入,
有些工具可以在工具中设置macro
回复 支持 反对

使用道具 举报

发表于 2014-10-26 13:10:40 | 显示全部楼层
generate是个好东西,基本语法如下:

generate if (PARAMETER)
begin

....

end
else
begin  
  ...
end
endgenerate
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 10:12 , Processed in 0.091818 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表