设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog 非阻塞赋值 和 阻塞赋值的详细解释 ...
12
返回列表 发新帖
楼主: ofting

Verilog 非阻塞赋值 和 阻塞赋值的详细解释

[复制链接]
xiiaobb
发表于 2008-9-7 22:42:29 | 显示全部楼层

Verilog 非阻塞赋值 和 阻塞赋值的详细解释

这个对于数字设计人员来说，很重要啊！
回复 支持 反对

举报

jsls0701
发表于 2011-7-23 00:01:41 | 显示全部楼层
好东西！
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 15:14 , Processed in 0.097566 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表