设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › (2014) Digital VLSI Design with Verilog, Second Edit ...

1 2 3 4 5 6 789 / 9 页下一页

返回列表发新帖

楼主: pargar

[原创] (2014) Digital VLSI Design with Verilog, Second Edition

发表于 2018-8-1 17:38:03 | 显示全部楼层

感谢分享，非常需要！

回复支持反对

使用道具举报

发表于 2018-8-29 09:52:32 | 显示全部楼层

good tutorial

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-9-18 15:54:07 | 显示全部楼层

谢谢，下了一个花了5元

回复支持反对

使用道具举报

发表于 2018-9-19 10:42:17 | 显示全部楼层

xxfx xxfx

回复支持反对

使用道具举报

发表于 2019-1-22 23:32:48 | 显示全部楼层

THANKS a lot

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-1-23 01:30:03 | 显示全部楼层

非常感謝~~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-1-23 09:16:14 | 显示全部楼层

dingyige xian

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2019-8-12 13:41:05 | 显示全部楼层

感謝分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-4-21 21:55:58 | 显示全部楼层

Thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-4-21 22:06:06 | 显示全部楼层

Thanks!!!

回复支持反对

使用道具举报

1 2 3 4 5 6 789 / 9 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-19 09:22 , Processed in 0.147257 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表