《UVM实战》24小时问答

paopaoyeah

非常感谢！！

mnigsl

right on

琦ck

很好的建议，good

doogo

   

强哥，我按照书上第七章的寄存器模型的讲解，自己搭建了一个结合实际DUT的寄存器模型，但是发现一个问题：
...
watercube 发表于 2014-10-12 22:23

                               
登录/注册后可看大图

这种情况就需要把波形dump出来，然后看里面的reg的值到底是多少，写操作是否成功，并进一步debug了。

ZXCVZH

先看看 在 发言

suifeng_lll

在学习verilog语言，不知道后面会不会转到这个方向

longxigen

作者你好！学习system verilog有两个月了，非常激动有《UVM实战》这本书，带我探索UVM的世界。学习system verilog语言却不知如何搭建验证平台的迷茫一扫而光，真心感谢你。

目前读完了第二章，对uvm验证平台全貌有了初步了解。有点疑问，也许后面的章节能解惑，但现在还是想请教一下。

关于仿真结束的控制，在未接触UVM时，我的做法是，定义一个全局变量packet_number。Generator产生packet_number个drive_packet，Receiver会收到packet_number个receive_packet，Scoreboard挨个对比drive_packet和receive_packet。仿真结束由Scoreboard决定，当对比pass的包数量达到packet_number时，即认为仿真结束。

但是在UVM中推荐在sequence中通过objection控制仿真结束。sequence位于驱动端，从驱动端的角度控制仿真结束，如何保证在接收端接收到所有transaction，并且scoreboard对比完所有transaction？

谢谢。

doogo

   

作者你好！学习system verilog有两个月了，非常激动有《UVM实战》这本书，带我探索UVM的世界。学习system v ...
longxigen 发表于 2014-10-16 18:15

                               
登录/注册后可看大图

1、请参考5.2.3节“控制objection的最佳选择”。2、UVM中也可以不在sequence中控制transaction
3、如果在sequence中控制，那么sequence中发出的transaction会交给reference model，reference model会交给scoreboard，scoreboard在收到reference model中的transaction后，存放在一个expect_queue里。当monitor接收到DUT的transaction并交给scoreboard后，scoreboard会从expect_queue中弹出一个transaction。所以在仿真结束前查看expect_queue是否为空，如果不为空，说明sequence发出了transaction，但是DUT并没有输出足够的transaction。

longxigen

回复 128# doogo

对于你说的第3点，“在仿真结束前查看expect_queue是否为空”，是指UVM自动会检查，还是需要自己添加检查代码？

对于书中的例子：
class case0_sequence extends uvm_sequence #(my_transaction);
   my_transaction m_trans;
   function  new(string name= "case0_sequence");
      super.new(name);
   endfunction
   
   virtual task body();
      if(starting_phase != null)
         starting_phase.raise_objection(this);
      repeat (10) begin
         `uvm_do(m_trans)
      end
      #100;
      if(starting_phase != null)
         starting_phase.drop_objection(this);
   endtask
   `uvm_object_utils(case0_sequence)
endclass

可否这样理解，上述例子的仿真，在Driver给回第10个Transaction的item_done，再延迟100个仿真时间单位，就结束仿真。
如果这样理解的话，在驱动第10个Transaction后，如果DUT不能在100个仿真时间单位内返回数据，那么第10个Transaction就不会完成接收和对比。

doogo

   

回复  doogo

对于你说的第3点，“在仿真结束前查看expect_queue是否为空”，是指UVM自动会检查，还是需 ...
longxigen 发表于 2014-10-17 12:52

                               
登录/注册后可看大图

需要自己添加。UVM有一个check_phase，通常在这个phase检查。

延时100，期待着DUT能够在这100ns之内把最后一个数据输出。100这个数字要根据DUT具体的延时来定的。另外，后面你就会发现，根本不需要写这个#100，而通过设置一个参数叫做drain_time的就可以自动延时。