设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › asic FPGA 验证--系统时钟能跑多高？

返回列表发新帖

查看: 1410|回复: 1

[求助] asic FPGA 验证--系统时钟能跑多高？

发表于 2014-9-10 17:14:06 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

现在用K7系列做ASIC 验证，系统时钟约束能做到多高，有什么要求？

回复

发表于 2014-9-10 17:28:46 | 显示全部楼层

添加时序约束，自己预估几个时钟，然后一个个验证呀，看是否有时序违规

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 08:51 , Processed in 0.101298 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表